5, октябрь 2021  —  ПО Intel ® Quartus ® Prime Software версии 21,3 доступно . Оно вводит новые параметры компиляции , новые инновации в методологии отладки , Siemens EDA Questa -Intel ® FPGA издание и Questa - Intel ® FPGA для начинающего и Nios ® V/m ( процессор следующего поколения на основе open-source RISC-V архитектуре ). Эти последние функции и многое другое доступны для загрузки.

Что нового в программном обеспечении Intel® Quartus® Prime

Программное обеспечение Intel® Quartus® Prime Pro Edition v21.3 поддерживает семейство устройств Intel® Agilex ™. Эти инновационные FPGA используют технологию гетерогенной трехмерной системы в корпусе (SiP) для интеграции первой матрицы FPGA Intel, построенной на 10-нм технологии SuperFin, и архитектуре Intel® Hyperflex ™ FPGA 2-го поколения, чтобы обеспечить повышение производительности до 45% (геометрическое по сравнению с Intel®. Stratix® 10) (1) или до 40% меньшей мощности. (1)

Компилятор в программном обеспечении Intel Quartus Prime Pro Edition - это быстрый и многогранный инструмент, позволяющий использовать различные стратегии компиляции, отвечающие потребностям разработчика. Помимо стандартной компиляции, которая может дать вам базовый уровень производительности, доступны другие варианты компиляции:

• НОВИНКА. Быстрая компиляция небольших проектов может использоваться для быстрой компиляции в начале процесса разработки, когда реализована лишь небольшая часть проекта.
• НОВИНКА - Быстрая компиляция функциональных тестов используется для быстрой проверки функциональной производительности вашего RTL. Оптимизация времени удержания выполняется без оптимизации настройки. Используется для функциональной проверки оборудования, где Fmax не является критическим.
• УЛУЧШЕНО - время агрессивной компиляции обеспечивает золотую середину между быстрой компиляцией функционального теста и вариантом компиляции по умолчанию. Быстрее компилируется только с умеренным уменьшением Fmax.
• Компиляция с высокими усилиями используется для того, чтобы компилятор максимизировал свои усилия для получения наилучших результатов производительности проекта.
• УЛУЧШЕНО - компиляция Engineering Change Order (ECO) используется, когда для хорошей компиляции требуются лишь незначительные изменения. Компиляции ECO могут обеспечить ускорение компиляции в 5–10 раз.2 Он заменяет процесс быстрой рекомпиляции для пост-согласованных изменений Signal Tap со значительным ускорением компиляции.

Кроме того, существует множество других параметров, позволяющих настроить стратегии компиляции в соответствии с вашими конкретными требованиями.

Nios® V

Nios V - это программный процессор нового поколения для ПЛИС Intel®, основанный на архитектуре набора команд RISC-V. Он использует быстрорастущую экосистему с открытым исходным кодом для процессоров на базе RISC-V, это:

• первый вариант - Nios V / m;
• разработа на основе классификации RISC-V: RV32IA;
• 32-битный ISA;
• 5-ступенчатый конвейер;
• интерфейсы AXI4;
• поддержка Intel Hardware Abstraction Layer (HAL) и uC / OS-II;
• более чем в 5 раз улучшенная производительность ядра Nios® II / e

Дополнительно

Легкость использования

Помощник по дизайну / Средство просмотра снимков

Помощник по дизайну и средство просмотра снимков - это инструменты повышения производительности, предназначенные как для новичков, так и для опытных пользователей. Эти инструменты обеспечивают более быстрое завершение проекта за счет сокращения количества требуемых итераций дизайна и ускоряют каждую итерацию с помощью целевых проверок работоспособности и рекомендаций на каждом этапе процесса компиляции. Посмотрите видео, чтобы узнать больше о Design Assistant и Snapshot Viewer.

В программном обеспечении Intel® Quartus® Prime Pro Edition v21.3 мы продолжили добавлять новые правила, а также уточняли многие из существующих правил, чтобы сделать его более полезным для более быстрого перехода к закрытию по времени. Кроме того, улучшена производительность механизма статического временного анализа. Многие правила Design Assistant поддерживают перекрестное зондирование для отчетов о времени, чтобы упростить исследование путей.

Новые отчеты

Программное обеспечение Intel® Quartus® Prime Pro Edition продолжает расширять свой богатый набор отчетов о компиляциях. В выпуске программного обеспечения v21.3 были добавлены следующие новые отчеты:

• отчеты Clock Networks;
• отчет о Exceptions Reachability (beta) ;
• отчет Timing by Source Files.

А задачи отчета статического временного анализа были реорганизованы, чтобы упростить доступ к наиболее часто используемым задачам.

Помимо новых и улучшенных отчетов, во многих из них поддерживается перекрестное зондирование отчетов. Этот расширяющийся портфель отчетов позволяет вам собирать подробную информацию о маршрутизации, перегрузке, сроках, напряженности, промежутке, усилиях по маршрутизации и многих других показателях, которые обеспечат быструю обратную связь для быстрого закрытия.

Инструменты отладки

Сохранение сигналов для отладки

Сохранение сигналов для отладки в потоке Quartus RTL, а также в Platform Designer позволяет разработчику поддерживать видимость узлов на протяжении всей компиляции. Затем отмеченные узлы отображаются в графическом интерфейсе пользователя Node Finder при использовании инструментов отладки Quartus. Маркировка сигналов для сохранения для отладки может выполняться для каждого сигнала на уровне экземпляра / объекта или может быть включена и выключена для всего проекта с помощью прагм (Verilog) или атрибутов (VHDL).

Предоставляется отчет, в котором будут показаны все сигналы, которые были сохранены, и что желаемые настройки применены успешно.

Инкрементальный Signal Tap с ECO Compiler

В компилятор ECO Compiler, используемый для инкрементальных компиляций Signal Tap, было добавлено много новых функций.

• Change post-fit tap inputs to Basic OR trigger
• Change advanced trigger (post-fit inputs and/or logic)
• Increase number of post-fit tap targets
• Convert pre-synthesis tap to post-fit tap

Кроме того, в графический интерфейс Signal Tap были внесены улучшения, чтобы эти функции стали более интуитивно понятными. Компилятор ECO обеспечивает значительное сокращение времени перекомпиляции при использовании Signal Tap на заключительных этапах валидации проекта.

Simulator Aware Signal Tap ( бета )

Захватывающая новинка , добавляющая узлы Signal Tap, поддерживающие симулятор , доступна в версии 21.3 выпуска Intel® Quartus® Prime Pro Software Edition. Разработчики могут использовать всю мощь симулятора RTL, чтобы расширить охват своих данных Signal Tap, которые были взяты из их конструкции FPGA.

Вместо выбора отдельных узлов пользователь выбирает иерархии или экземпляры, которые он хочет отладить. Новый интеллектуальный поиск узлов определит тактовые домены и узлы, которые необходимы для обеспечения полной видимости экземпляра. Как только данные Signal Tap были захвачены, пользователь экспортирует эти данные в предпочитаемый им симулятор RTL. Quartus будет генерировать сценарии моделирования, а также экспортировать захваченные данные для загрузки в симулятор в качестве отправной точки для моделирования. Оттуда пользователь может получить полное представление о своей конструкции, используя данные Signal Tap в качестве начальных условий для моделирования. Это избавляет пользователей от необходимости выполнять так много итераций по добавлению или изменению узлов Signal Tap и перекомпиляции, экономя разработчику значительное время на этапе отладки и проверки.

Удаленная отладка

Решение для удаленной отладки было расширено для использования ARM HPS для связи через Ethernet или PCIe.

Для получения полной информации посетите Rocketboards.org .

Планировщик интерфейса плитки ( Tile )

Планировщик интерфейсов плитки Intel® Quartus® Prime - это новая функция, которая помогает быстро размещать IP-компоненты в разрешенных местах F-плитки. Планировщик интерфейса плиток - это интерактивный инструмент floorplanning , который упрощает легальное размещение IP- компонентов на плитках устройства.

Планировщик интерфейса плитки отображает ваш проект IP компонент в виде иерархического дерева рядом с визуальным представлением сегментов плитки устройства. Затем вы можете найти потенциальные законные местоположения для каждого IP-адреса внутри плитки, разместить IP локально и применить ограничения размещения к проекту для последующих этапов компилятора.

Программное обеспечение Questa * -Intel® FPGA Edition

Программное обеспечение Questa -Intel® FPGA Edition от Mentor Graphics (компания Siemens EDA) уже здесь! Questa -Intel® FPGA Edition - это ядро моделирования и отладки Questa Verification Solution, обеспечивающее новейшие технологии моделирования FPGA. Questa-Intel FPGA Edition имеет ускорение до 2,5 раз для Verilog и в 1,25 раза для VHDL по сравнению с программным обеспечением ModelSim -Intel ® FPGA Edition. Это полная 64-разрядная версия с поддержкой как Windows 10, так и Linux.

Найдите техническую документацию, видео и учебные курсы по Intel® Quartus® Prime Design Software. Начать

(1) Производительность зависит от использования, конфигурации и других факторов. Узнайте больше на www.Intel.com/PerformanceIndex . Результаты производительности основаны на тестировании на даты, указанные в конфигурациях, и могут не отражать все общедоступные обновления. См. резервную копию для подробностей конфигурации. Ни один продукт или компонент не может быть абсолютно безопасным. Ваши затраты и результаты могут отличаться.